一種異構(gòu)計(jì)算架構(gòu)的邊緣端圖像壓縮系統(tǒng)及方法

基本信息

申請(qǐng)?zhí)?/td> CN201911187654.9 申請(qǐng)日 -
公開（公告）號(hào) CN110913227B 公開（公告）日 2021-12-21
申請(qǐng)公布號(hào) CN110913227B 申請(qǐng)公布日 2021-12-21
分類號(hào) H04N19/42（2014.01）I;G06T7/12（2017.01）I;G06T7/13（2017.01）I;H04L29/08（2006.01）I;G06T1/20（2006.01）I;G06T1/60（2006.01）I 分類 電通信技術(shù);
發(fā)明人 姜?jiǎng)P;金長新;高巖;郝虹 申請(qǐng)（專利權(quán)）人 山東浪潮數(shù)字能源科技有限公司
代理機(jī)構(gòu) 濟(jì)南信達(dá)專利事務(wù)所有限公司 代理人 羅文曌
地址 250100 山東省濟(jì)南市高新浪潮路1036號(hào)S02號(hào)樓
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及邊緣智能計(jì)算領(lǐng)域，具體提供了一種異構(gòu)計(jì)算架構(gòu)的邊緣端圖像壓縮系統(tǒng)及方法。與現(xiàn)有技術(shù)相比，本發(fā)明的異構(gòu)計(jì)算架構(gòu)的邊緣端圖像壓縮系統(tǒng)，由FPGA?Video模塊、GPU模塊組成，F(xiàn)PGA?Video模塊與GPU模塊連接；所述FPGA?Video模塊由FPGA板卡以及設(shè)置在FPGA板卡上的網(wǎng)絡(luò)控制器、內(nèi)存控制器接口、PCIE控制器、網(wǎng)絡(luò)協(xié)議卸載邏輯模塊和視頻分析邏輯模塊組成，所述網(wǎng)絡(luò)控制器與網(wǎng)絡(luò)協(xié)議卸載邏輯模塊和視頻分析邏輯模塊依次連接；所述GPU模塊包括GPU、PCIE Switch芯片和FPGA?CTRL,所述GPU與PCIE Switch芯片和FPGA?CTRL依次連接。利用FPGA進(jìn)行視頻實(shí)時(shí)初步分析，GPU實(shí)現(xiàn)視頻的壓縮，從而達(dá)到降低網(wǎng)絡(luò)傳輸帶寬的目的，具有良好的推廣價(jià)值。