一種超結(jié)MOSFET器件的仿真方法及仿真模型結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN202210485117.8 申請日 -
公開（公告）號 CN114580332A 公開（公告）日 2022-06-03
申請公布號 CN114580332A 申請公布日 2022-06-03
分類號 G06F30/367 分類 計算；推算；計數(shù);
發(fā)明人 李偉聰;姜春亮;雷秀芳;林泳浩 申請（專利權(quán)）人 深圳市威兆半導(dǎo)體股份有限公司
代理機(jī)構(gòu) 北京惟盛達(dá)知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 黃凱
地址 518000 廣東省深圳市南山區(qū)桃源街道福光社區(qū)留仙大道3370號南山智園崇文園區(qū)3號樓1301
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種超結(jié)MOSFET器件的仿真方法及仿真模型結(jié)構(gòu)，仿真方法包括：構(gòu)建電路模型，電路模型包括MOSFET模型、JFET模型、體二極管模型和第一電阻模型Ⅰ、第一電阻模型Ⅱ和第二電阻模型；MOSFET模型漏極與JFET模型源極連接；MOSFET模型源極分別與JFET模型柵極、體二級管模型正極連接；第一電阻模型Ⅰ的第一端與JFET模型漏極連接，第一電阻模型Ⅰ的第二端與第一電阻模型Ⅱ的第一端連接；第一電阻模型Ⅱ的第二端與體二極管模型負(fù)極連接。本發(fā)明提供的仿真方法能有效模擬超結(jié)MOSFET器件在各工作區(qū)域的特性，仿真準(zhǔn)確性高。