一種基于高速AD的射頻模塊測(cè)試系統(tǒng)
基本信息
| 申請(qǐng)?zhí)?/td> | CN202010759018.5 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN112014636A | 公開（公告）日 | 2020-12-01 |
| 申請(qǐng)公布號(hào) | CN112014636A | 申請(qǐng)公布日 | 2020-12-01 |
| 分類號(hào) | G01R23/167(2006.01)I | 分類 | 測(cè)量；測(cè)試; |
| 發(fā)明人 | 任文飛;白亞杰;劉普?qǐng)F(tuán) | 申請(qǐng)（專利權(quán)）人 | 西安凌北電子科技有限公司 |
| 代理機(jī)構(gòu) | 北京聯(lián)瑞聯(lián)豐知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | 張學(xué)府 |
| 地址 | 710065陜西省西安市高新區(qū)長(zhǎng)安科技產(chǎn)業(yè)園創(chuàng)匯路19號(hào)105室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明涉及通信設(shè)備技術(shù)領(lǐng)域，公開了一種基于高速AD的射頻模塊測(cè)試系統(tǒng)，包括被測(cè)射頻模塊和高速AD模塊，高速AD模塊采集被測(cè)射頻模塊的輸出信號(hào)，將輸出信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，高速AD模塊的數(shù)據(jù)輸出端電連接至數(shù)據(jù)處理模塊，數(shù)據(jù)處理模塊包括外部時(shí)鐘輸入端口和參考時(shí)鐘輸出端口，外部時(shí)鐘輸入端口電連接有晶振電路，數(shù)據(jù)處理模塊通過晶振電路提供的系統(tǒng)時(shí)鐘生成參考時(shí)鐘信號(hào)由參考時(shí)鐘輸出端口輸出。通過FPGA實(shí)現(xiàn)了各信號(hào)處理的模塊化編程，簡(jiǎn)化了系統(tǒng)的結(jié)構(gòu)，為技術(shù)研發(fā)和功能拓展提供了方便。通過FPGA輸出穩(wěn)定的參考時(shí)鐘，保證了高速AD模塊的采樣精度；FPGA模塊通過PCIe接口與高速AD模塊進(jìn)行數(shù)據(jù)傳輸，數(shù)據(jù)傳輸效率高。?? |
