一種MIPI接口RAW10數(shù)據(jù)重組編碼與讀出結(jié)構(gòu)及方法

基本信息

申請?zhí)?/td> CN201610440203.1 申請日 -
公開（公告）號 CN106055512A 公開（公告）日 2016-10-26
申請公布號 CN106055512A 申請公布日 2016-10-26
分類號 G06F13/42(2006.01)I 分類 計算；推算；計數(shù);
發(fā)明人 吳東東 申請（專利權）人 天津安泰微電子技術有限公司
代理機構(gòu) - 代理人 -
地址 300000 天津市濱海新區(qū)空港經(jīng)濟區(qū)西四道168號融和廣場1-2-502
法律狀態(tài) -

摘要

摘要 本發(fā)明公開一種MIPI接口RAW10數(shù)據(jù)重組編碼與讀出結(jié)構(gòu)，其特征在于，所述MIPI接口RAW10數(shù)據(jù)重組編碼與讀出的結(jié)構(gòu)是將傳統(tǒng)的FIFO讀取和數(shù)據(jù)重組進行分開操作，該結(jié)構(gòu)下電路組成包含6個基本單元：數(shù)據(jù)同步使能控制寫模塊、讀地址控制器、異步FIFO、編碼控制器、數(shù)據(jù)編碼模塊、8bit數(shù)據(jù)輸出單元；所述數(shù)據(jù)同步使能寫控制模塊的輸出端連接所述異步FIFO，所述異步FIFO的輸出端連接所述數(shù)據(jù)編碼模塊，所述數(shù)據(jù)編碼模塊的輸出端連接8bit數(shù)據(jù)輸出單元，所述讀地址控制器輸出端連接所述異步FIFO，所述編碼控制器的輸出端連接所述數(shù)據(jù)編碼模塊。將RAW10數(shù)據(jù)重組到最終8bit數(shù)據(jù)輸出，共需要三個步驟：步驟一為FIFO寫入RAW10數(shù)據(jù)；步驟二為FIFO讀出RAW10數(shù)據(jù)；步驟三為對RAW10數(shù)據(jù)進行重組編碼為8bit格式。