面向嵌入式系統(tǒng)的多級流水?dāng)?shù)字信號處理器體系結(jié)構(gòu)
基本信息
申請?zhí)?/td> | CN201010200467.2 | 申請日 | - |
公開(公告)號 | CN102033737A | 公開(公告)日 | 2011-04-27 |
申請公布號 | CN102033737A | 申請公布日 | 2011-04-27 |
分類號 | G06F9/38(2006.01)I | 分類 | 計(jì)算;推算;計(jì)數(shù); |
發(fā)明人 | 李麗;劉大可;潘紅兵;王佳文;何書專 | 申請(專利權(quán))人 | 蘇州和邁微電子技術(shù)有限公司 |
代理機(jī)構(gòu) | 南京蘇高專利商標(biāo)事務(wù)所(普通合伙) | 代理人 | 蘇州和邁微電子技術(shù)有限公司 |
地址 | 215500 江蘇省常熟市東南經(jīng)濟(jì)開發(fā)區(qū)大學(xué)科技園金都路8號 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明公開了一種包括算術(shù)邏輯單元、寄存器文件、乘累加單元、程序計(jì)數(shù)器控制單元、指令譯碼器、地址發(fā)生器及相應(yīng)數(shù)據(jù)和程序存儲器的面向嵌入式系統(tǒng)的多級流水?dāng)?shù)字信號處理器體系結(jié)構(gòu);該體系結(jié)構(gòu)采用多級流水技術(shù),以提高指令執(zhí)行效率,其可以良好地應(yīng)用于各種嵌入式開發(fā)場合,有效提高系統(tǒng)效率,同時,其整體功耗較低,且其實(shí)現(xiàn)的硬件開銷也相對較低。 |
