一種在嵌入式設(shè)備端加快ecdsa驗(yàn)簽的方法
基本信息
申請(qǐng)?zhí)?/td> | CN201811000547.6 | 申請(qǐng)日 | - |
公開(公告)號(hào) | CN109005039A | 公開(公告)日 | 2018-12-14 |
申請(qǐng)公布號(hào) | CN109005039A | 申請(qǐng)公布日 | 2018-12-14 |
分類號(hào) | H04L9/32 | 分類 | 電通信技術(shù); |
發(fā)明人 | 高珊華;周亮;劉哲理;李偉超;田久鵾;郭曉杰;盧垚松 | 申請(qǐng)(專利權(quán))人 | 天津通卡智能網(wǎng)絡(luò)科技股份有限公司 |
代理機(jī)構(gòu) | 天津佳盟知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 李益書 |
地址 | 300000 天津市河北區(qū)辰緯路3號(hào) | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明涉及一種在嵌入式設(shè)備端加快ecdsa驗(yàn)簽的方法。方法包括如下步驟:初始化橢圓曲線記曲線階為n,簽名結(jié)果為(r,s),被簽名消息為m,簽名者公鑰為Q,獲取橢圓曲線基點(diǎn)G;在C語言環(huán)境下,計(jì)算w=s?1mod n;在C語言環(huán)境下,計(jì)算u1=m*w mod n;在C語言環(huán)境下,計(jì)算u2=r*w mod n;在C語言環(huán)境下,計(jì)算(x,y)=u1*G+u2*Q;v=x mod n;判斷是否滿足v=r,滿足則簽名驗(yàn)證通過,否則簽名驗(yàn)證不通過。本發(fā)明相對(duì)于現(xiàn)有技術(shù)具有以下優(yōu)點(diǎn):通過優(yōu)化算法使得一些低端嵌入式設(shè)備具有較快的ecdsa驗(yàn)簽速度,有效降低產(chǎn)品成本。 |
