一種基于RISC-V處理器的一致性內(nèi)存實現(xiàn)方法

基本信息

申請?zhí)?/td> CN202111500352.X 申請日 -
公開（公告）號 CN114168493A 公開（公告）日 2022-03-11
申請公布號 CN114168493A 申請公布日 2022-03-11
分類號 G06F12/06（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 盧方勇;李冠;王廣禎;張葛;楊光 申請（專利權(quán)）人 青島方寸微電子科技有限公司
代理機構(gòu) 濟南竹森知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 呂利敏
地址 250000山東省濟南市高新區(qū)舜華路2000號舜泰廣場9號北樓803-1室
法律狀態(tài) -

摘要

摘要 一種基于RISC?V處理器的一致性內(nèi)存實現(xiàn)方法，包括：在RISC?V處理器和總線間添加額外的地址轉(zhuǎn)譯模塊AT，實現(xiàn)在CPU側(cè)通過增加額外物理地址空間的方式以擁有對總線上面同一段內(nèi)存的兩種訪存屬性:cache和non?cache；所述屬性cache對應(yīng)cache區(qū)域，所述屬性non?cache對應(yīng)non?cache區(qū)域。本發(fā)明使用RISC?V的小型嵌入式系統(tǒng)SoC,既可實現(xiàn)使用cache地址空間帶來的執(zhí)行加速,又可實現(xiàn)配置硬件模塊的desc時地址空間選擇靈活可配置。