芯片測(cè)試裝置、系統(tǒng)及芯片測(cè)試的方法

基本信息

申請(qǐng)?zhí)?/td> CN202110275945.4 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN113203936A 公開(kāi)（公告）日 2021-08-03
申請(qǐng)公布號(hào) CN113203936A 申請(qǐng)公布日 2021-08-03
分類(lèi)號(hào) G01R31/28（2006.01）I 分類(lèi) 測(cè)量；測(cè)試;
發(fā)明人 梁小江;連光;靳凱凱;蒲莉娟 申請(qǐng)（專(zhuān)利權(quán)）人 江西創(chuàng)成微電子有限公司
代理機(jī)構(gòu) 深圳市君之泉知識(shí)產(chǎn)權(quán)代理有限公司 代理人 石孟華
地址 343000江西省吉安市井岡山經(jīng)濟(jì)技術(shù)開(kāi)發(fā)區(qū)火炬大道192號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種芯片測(cè)試裝置、系統(tǒng)及芯片測(cè)試的方法，該芯片測(cè)試裝置包括測(cè)試底座和測(cè)試電路；測(cè)試底座上設(shè)置有用于固定待測(cè)封裝芯片的凹槽，且凹槽的邊緣包括多階梯結(jié)構(gòu)，多階梯結(jié)構(gòu)使凹槽可固定不同尺寸的待測(cè)封裝芯片，多階梯結(jié)構(gòu)的多個(gè)不同高度的階梯臺(tái)面上各設(shè)有一組導(dǎo)電觸點(diǎn)；每一組導(dǎo)電觸點(diǎn)包括第一導(dǎo)電觸點(diǎn)和第二導(dǎo)電觸點(diǎn)，第一導(dǎo)電觸點(diǎn)和第二導(dǎo)電觸點(diǎn)分別與測(cè)試電路電連接，測(cè)試電路用于通過(guò)第一導(dǎo)電觸點(diǎn)向待測(cè)封裝芯片發(fā)送測(cè)試輸入信號(hào)，以及通過(guò)第二導(dǎo)電觸點(diǎn)獲取待測(cè)封裝芯片的測(cè)試輸出信號(hào)，并根據(jù)測(cè)試輸出信號(hào)判斷待測(cè)封裝芯片是否異常。本發(fā)明提供的芯片測(cè)試裝置可以兼容不同尺寸的封裝芯片的測(cè)試。