一種基于UART的數(shù)據(jù)傳輸系統(tǒng)及其控制方法

基本信息

申請(qǐng)?zhí)?/td> CN201811522810.8 申請(qǐng)日 -
公開（公告）號(hào) CN109634901A 公開（公告）日 2019-04-16
申請(qǐng)公布號(hào) CN109634901A 申請(qǐng)公布日 2019-04-16
分類號(hào) G06F13/42（2006.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 李寶川; 魯漢洋 申請(qǐng)（專利權(quán)）人 上海芷銳電子科技有限公司
代理機(jī)構(gòu) 南京鐘山專利代理有限公司 代理人 上海芷銳電子科技有限公司
地址 200000 上海市浦東新區(qū)自由貿(mào)易試驗(yàn)區(qū)亮秀路112號(hào)A座202、203室
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種基于UART的數(shù)據(jù)傳輸系統(tǒng)，接收FSM負(fù)責(zé)接收輸入RXD信號(hào)得到可靠的串行信號(hào)并依據(jù)UART協(xié)議接收數(shù)據(jù)，解析電路與接收FSM連接用于對(duì)依據(jù)定制讀寫協(xié)議數(shù)據(jù)進(jìn)行解析及分類，接收FIFO與解析電路連接用于緩存接收到需要發(fā)送至芯片外部的解析數(shù)據(jù)，讀寫控制單元用于依據(jù)定制讀寫協(xié)議完成各種定制命令的具體實(shí)現(xiàn)，讀寫控制單元包含異步寫FIFO和異步讀FIFO，其中異步寫FIFO與解析電路連接，異步讀FIFO輸入INT信號(hào)，發(fā)送FSM與接收FIFO和異步讀FIFO連接用于將數(shù)據(jù)轉(zhuǎn)換成UART串行數(shù)據(jù)TXD信號(hào)發(fā)送出去，AXI主接口與異步寫FIFO連接，APB從接口與異步讀FIFO連接。本發(fā)明全硬件實(shí)現(xiàn)UART數(shù)據(jù)的接收、發(fā)送、解析及讀寫控制，實(shí)現(xiàn)特定目的下數(shù)據(jù)的高效傳輸，并支持CPU缺省情況下的外部電路對(duì)內(nèi)部系統(tǒng)存儲(chǔ)空間數(shù)據(jù)的讀寫。