一種待機(jī)功耗低的MCU
基本信息
| 申請(qǐng)?zhí)?/td> | CN202021237844.5 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN212160414U | 公開（公告）日 | 2020-12-15 |
| 申請(qǐng)公布號(hào) | CN212160414U | 申請(qǐng)公布日 | 2020-12-15 |
| 分類號(hào) | G05B19/042(2006.01)I | 分類 | 控制；調(diào)節(jié); |
| 發(fā)明人 | 朱樂永;張金弟;孫金輝;王銘義;楊磊;馬洋;印俊明 | 申請(qǐng)（專利權(quán)）人 | 上海芯圣電子股份有限公司 |
| 代理機(jī)構(gòu) | - | 代理人 | - |
| 地址 | 201600上海市松江區(qū)小昆山鎮(zhèn)山西路10號(hào)1號(hào)房404室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本實(shí)用新型提供了一種待機(jī)功耗低的MCU，MCU包括上電復(fù)位電路POR、第一穩(wěn)壓器、帶隙基準(zhǔn)模塊Bandgap、第二穩(wěn)壓器、欠壓復(fù)位電路BOR、CPU和或門OR；CPU的輸出端連接欠壓復(fù)位電路BOR、第二穩(wěn)壓器和帶隙基準(zhǔn)模塊Bandgap的使能輸入端，CPU的輸出連接第一穩(wěn)壓器的輸入端，上電復(fù)位電路POR和欠壓復(fù)位電路BOR的輸出端連接或門OR輸入端，或門OR的輸出端連接CPU的輸入端，帶隙基準(zhǔn)模塊Bandgap的輸出端連接欠壓復(fù)位電路BOR和第二穩(wěn)壓器的輸入端，第二穩(wěn)壓器的輸出端和第一穩(wěn)壓器的輸出端連接后接CPU的電源輸入端；本實(shí)用新型提出的MCU通過待機(jī)時(shí)關(guān)閉部分模擬電路來降低MCU功耗。?? |
