一種隔離高壓輸入的傳輸門(mén)電路

基本信息

申請(qǐng)?zhí)?/td> CN201820786339.2 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN208241643U 公開(kāi)（公告）日 2018-12-14
申請(qǐng)公布號(hào) CN208241643U 申請(qǐng)公布日 2018-12-14
分類(lèi)號(hào) H03K17/687 分類(lèi) 基本電子電路;
發(fā)明人 張金弟;朱樂(lè)永;楊磊;章良;王銘義;劉松強(qiáng);林嘯 申請(qǐng)（專(zhuān)利權(quán)）人 上海芯圣電子股份有限公司
代理機(jī)構(gòu) - 代理人 -
地址 201616 上海市松江區(qū)小昆山鎮(zhèn)山西路10號(hào)1號(hào)房404室
法律狀態(tài) -

摘要

摘要 本實(shí)用新型提供一種結(jié)構(gòu)簡(jiǎn)單、可靠性高的隔離高壓輸入的傳輸門(mén)電路，屬于電子電路技術(shù)領(lǐng)域。傳輸門(mén)電路包括NMOS管M1、PMOS管M2和N級(jí)上拉電路，NMOS管M1的漏極/源極與與傳輸門(mén)電路的輸入VIN連接；NMOS管M1的源極/漏極與PMOS管M2的源極連接，同時(shí)與傳輸門(mén)電路的輸出VOUT連接，NMOS管M1和PMOS管M2的柵極通相反的電壓控制信號(hào)；所述N級(jí)上拉電路串聯(lián)連接在輸入VIN與PMOS管M2的漏極之間，用于當(dāng)傳輸門(mén)電路處于斷開(kāi)狀態(tài)時(shí)，使PMOS管M2的漏極電壓和電壓VDD相同，N為大于1的正整數(shù)在實(shí)現(xiàn)相同隔離效果的情況下，每多加一級(jí)上拉電路，則可以有效降低上拉電路中PMOS管的尺寸。