FinFET的摻雜方法

基本信息

申請(qǐng)?zhí)?/td> CN201510107549.5 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN106033715A 公開(kāi)（公告）日 2016-10-19
申請(qǐng)公布號(hào) CN106033715A 申請(qǐng)公布日 2016-10-19
分類(lèi)號(hào) H01L21/265(2006.01)I;H01L21/336(2006.01)I 分類(lèi) 基本電氣元件;
發(fā)明人 洪俊華;吳漢明;陳炯;張勁 申請(qǐng)（專(zhuān)利權(quán)）人 上海臨港凱世通半導(dǎo)體有限公司
代理機(jī)構(gòu) 上海弼興律師事務(wù)所 代理人 上海凱世通半導(dǎo)體股份有限公司;上海臨港凱世通半導(dǎo)體有限公司
地址 201203 上海市浦東新區(qū)張江高科技園區(qū)牛頓路200號(hào)7號(hào)樓1號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明公開(kāi)了一種FinFET的摻雜方法，該FinFET包括襯底和位于襯底上平行間隔設(shè)置的Fin，每根Fin包括頂面、第一側(cè)壁和第二側(cè)壁，該摻雜方法包括以下步驟：T1、在Fin的頂面、第一側(cè)壁和第二側(cè)壁中形成摻雜層；T2、將惰性元素沿著該襯底的法線(xiàn)方向注入至Fin的頂面中以減小頂面中摻雜元素的劑量。本發(fā)明通過(guò)較長(zhǎng)時(shí)間的離子注入實(shí)現(xiàn)注入的飽和，并在側(cè)壁完成注入之后增加一道注入的工藝，以實(shí)現(xiàn)Fin的均勻摻雜。