主控芯片、PCB板以及電子設(shè)備
基本信息
申請?zhí)?/td> | CN201910960354.3 | 申請日 | - |
公開(公告)號 | CN112103265A | 公開(公告)日 | 2020-12-18 |
申請公布號 | CN112103265A | 申請公布日 | 2020-12-18 |
分類號 | H01L23/52;H01L27/108;H05K1/11;H05K1/02;H05K1/18 | 分類 | 基本電氣元件; |
發(fā)明人 | 譚順偉;牟剛 | 申請(專利權(quán))人 | 炬力(珠海)微電子有限公司 |
代理機(jī)構(gòu) | 北京英創(chuàng)嘉友知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) | 代理人 | 炬力(珠海)微電子有限公司 |
地址 | 519000 廣東省珠海市橫琴新區(qū)寶華路6號105室-1023 | ||
法律狀態(tài) | - |
摘要
摘要 | 本公開涉及一種主控芯片、PCB板以及電子設(shè)備,以在PCB板上實現(xiàn)主控芯片與不同類型的DDR SDRAM之間的單層走線,減少PCB設(shè)計成本。該主控芯片用于與不同類型的雙倍速率同步動態(tài)隨機(jī)存儲器DDR SDRAM連接;所述主控芯片包括復(fù)用控制單元,所述復(fù)用控制單元用于確定與所述主控芯片連接的DDR SDRAM的類型,并根據(jù)與所述類型的DDR SDRAM的地址引腳相匹配的各邏輯地址之間的排列順序,對所述主控芯片的地址引腳進(jìn)行封裝;所述主控芯片的數(shù)據(jù)引腳按照預(yù)設(shè)排列順序設(shè)置,使得在PCB板上實現(xiàn)所述主控芯片的引腳與所述DDR SDRAM的引腳之間的走線無交叉。 |
