基于DSP+FPGA的實時視頻信號處理系統(tǒng)及方法
基本信息
申請?zhí)?/td> | CN201911392636.4 | 申請日 | - |
公開(公告)號 | CN113132555A | 公開(公告)日 | 2021-07-16 |
申請公布號 | CN113132555A | 申請公布日 | 2021-07-16 |
分類號 | H04N5/14(2006.01)I;H04N5/232(2006.01)I | 分類 | 電通信技術(shù); |
發(fā)明人 | 劉升;夏博 | 申請(專利權(quán))人 | 西安奇維科技有限公司 |
代理機構(gòu) | 西安億諾專利代理有限公司 | 代理人 | 葉靜 |
地址 | 710077陜西省西安市高新區(qū)興隆街辦西太路526號信息產(chǎn)業(yè)園二期4號樓A5-01 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明涉及信號處理技術(shù)領(lǐng)域,具體地涉及一種基于DSP+FPGA的實時視頻信號處理系統(tǒng)及方法?;贒SP+FPGA的實時視頻信號處理系統(tǒng)及方法,包括互相連接的DSP及FPGA;還包括與FPGA連接的圖像接收模塊、SDRAM及下級系統(tǒng),與DSP連接的FLASH;其中,圖像接收模塊還連接CMOS相機;FPGA內(nèi)置SDRAM控制器,SDRAM控制器與SDRAM電連接并實現(xiàn)對SDRAM的控制。本發(fā)明采用DSP+FPGA架構(gòu)的系統(tǒng)設(shè)計,F(xiàn)PGA作為協(xié)處理器,完成視頻圖像的接收、存儲、預(yù)處理以及各接口的邏輯時序控制,使設(shè)備具有更大的靈活性。速度較快的DSP作為主處理器,處理復(fù)雜的跟蹤算法,完成針對不同目標(biāo)的跟蹤算法。形心跟蹤和圖像配準(zhǔn)法結(jié)合使用,提高了跟蹤的穩(wěn)定性。整個系統(tǒng)具有很高的處理能力,實現(xiàn)了穩(wěn)定可靠的實時跟蹤。 |
