基于DSP＋FPGA的實(shí)時(shí)視頻信號(hào)處理系統(tǒng)及方法

基本信息

申請(qǐng)?zhí)?/td> CN201911392636.4 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN113132555A 公開(kāi)（公告）日 2021-07-16
申請(qǐng)公布號(hào) CN113132555A 申請(qǐng)公布日 2021-07-16
分類(lèi)號(hào) H04N5/14（2006.01）I;H04N5/232（2006.01）I 分類(lèi) 電通信技術(shù);
發(fā)明人 劉升;夏博 申請(qǐng)（專(zhuān)利權(quán)）人 西安奇維科技有限公司
代理機(jī)構(gòu) 西安億諾專(zhuān)利代理有限公司 代理人 葉靜
地址 710077陜西省西安市高新區(qū)興隆街辦西太路526號(hào)信息產(chǎn)業(yè)園二期4號(hào)樓A5-01
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及信號(hào)處理技術(shù)領(lǐng)域,具體地涉及一種基于DSP＋FPGA的實(shí)時(shí)視頻信號(hào)處理系統(tǒng)及方法?；贒SP＋FPGA的實(shí)時(shí)視頻信號(hào)處理系統(tǒng)及方法，包括互相連接的DSP及FPGA；還包括與FPGA連接的圖像接收模塊、SDRAM及下級(jí)系統(tǒng)，與DSP連接的FLASH；其中，圖像接收模塊還連接CMOS相機(jī)；FPGA內(nèi)置SDRAM控制器，SDRAM控制器與SDRAM電連接并實(shí)現(xiàn)對(duì)SDRAM的控制。本發(fā)明采用DSP+FPGA架構(gòu)的系統(tǒng)設(shè)計(jì)，F(xiàn)PGA作為協(xié)處理器，完成視頻圖像的接收、存儲(chǔ)、預(yù)處理以及各接口的邏輯時(shí)序控制，使設(shè)備具有更大的靈活性。速度較快的DSP作為主處理器，處理復(fù)雜的跟蹤算法，完成針對(duì)不同目標(biāo)的跟蹤算法。形心跟蹤和圖像配準(zhǔn)法結(jié)合使用，提高了跟蹤的穩(wěn)定性。整個(gè)系統(tǒng)具有很高的處理能力，實(shí)現(xiàn)了穩(wěn)定可靠的實(shí)時(shí)跟蹤。