一種低成本零延時(shí)的SAR-ADC硬件校正算法

基本信息

申請(qǐng)?zhí)?/td> CN202110321763.6 申請(qǐng)日 -
公開（公告）號(hào) CN113055007A 公開（公告）日 2021-06-29
申請(qǐng)公布號(hào) CN113055007A 申請(qǐng)公布日 2021-06-29
分類號(hào) H03M1/10 分類 基本電子電路;
發(fā)明人 戴銳;吳曉勇;崔松葉 申請(qǐng)（專利權(quán)）人 深圳前海維晟智能技術(shù)有限公司
代理機(jī)構(gòu) 深圳市蘭鋒盛世知識(shí)產(chǎn)權(quán)代理有限公司 代理人 羅炳鋒
地址 518000 廣東省深圳市前海深港合作區(qū)前灣一路1號(hào)A棟201室（入駐深圳市前海商務(wù)秘書有限公司）
法律狀態(tài) -

摘要

摘要 一種低成本零延時(shí)的SAR?ADC硬件校正算法，采用如下處理步驟：S1、定義寄存器AM和寄存器AK，通過寄存器AM和寄存器AK配置一個(gè)硬件算法電路，寄存器AM的符號(hào)位為Fm，寄存器AK的符號(hào)位為Fk，硬件算法電路以ADC輸出數(shù)據(jù)Ya為輸入；S2、算法電路通過Ya獲得校正值TEMP1，其中TEMP1＝Y(jié)a+（Fm？AM:?AM）；S3、算法電路通過TEMP1獲得校正值TEMP2，其中TEMP2＝（Fk？AK:?AK）*TEMP1；S4、算法電路根據(jù)校正值TEMP1和校正值TEMP2獲得ADC輸出數(shù)據(jù)校正值Yb,其中Yb＝TEMP1+TEMP2。通過寄存器配置一個(gè)硬件算法電路，計(jì)算方法簡單，不需要占用ADC的采樣時(shí)間，能最簡化計(jì)算ADC的校正，具有低消耗、零延時(shí)的特點(diǎn)。