多層封裝集成電路芯片的疊層集成電路封裝結(jié)構(gòu)

基本信息

申請(qǐng)?zhí)?/td> CN201810936567.8 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN109360808B 公開(kāi)（公告）日 2021-07-23
申請(qǐng)公布號(hào) CN109360808B 申請(qǐng)公布日 2021-07-23
分類號(hào) H01L23/00（2006.01）I;H01L23/13（2006.01）I;H01L23/488（2006.01）I 分類 基本電氣元件;
發(fā)明人 不公告發(fā)明人 申請(qǐng)（專利權(quán)）人 芯創(chuàng)（天門）電子科技有限公司
代理機(jī)構(gòu) 武漢中鷗知識(shí)產(chǎn)權(quán)代理事務(wù)所（特殊普通合伙） 代理人 張艷
地址 431700 湖北省天門市僑鄉(xiāng)街道開(kāi)發(fā)區(qū)芯創(chuàng)電子信息產(chǎn)業(yè)園（西湖路317號(hào)）
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種多層封裝集成電路芯片的疊層集成電路封裝結(jié)構(gòu)，其具有多層封裝層，所述多層封裝層的除最底層的其他各層的底部分別具有線路，所述線路分別于其所對(duì)應(yīng)的層中的集成電路芯片電連接，層層之間的線路層彼此通過(guò)封裝層電隔離，封裝體的側(cè)表面上具有點(diǎn)陣式焊盤，線路層分別于所述焊盤中的部分或全部進(jìn)行電連接以引出端子。本發(fā)明減小了封裝體積，增強(qiáng)了封裝的靈活性。