一種多芯片堆疊封裝結(jié)構(gòu)及其制造方法

基本信息

申請?zhí)?/td> CN202010159894.4 申請日 -
公開（公告）號 CN111354647B 公開（公告）日 2021-12-28
申請公布號 CN111354647B 申請公布日 2021-12-28
分類號 H01L21/48（2006.01）I;H01L23/498（2006.01）I;H01L23/544（2006.01）I;H01L23/00（2006.01）I 分類 基本電氣元件;
發(fā)明人 張紅梅;邵雪楓 申請（專利權(quán)）人 芯創(chuàng)（天門）電子科技有限公司
代理機構(gòu) 武漢中鷗知識產(chǎn)權(quán)代理事務所（特殊普通合伙） 代理人 張艷
地址 430070 湖北省武漢市洪山區(qū)李橋村融科智谷工業(yè)項目三期C5號樓4層3研發(fā)號01室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種多芯片堆疊封裝結(jié)構(gòu)及其制造方法，本發(fā)明的多芯片堆疊封裝結(jié)構(gòu)利用將在更邊緣的焊盤設置成V字形，以達到緩解再分布層的邊緣應力問題，進一步防止邊緣剝離。并且在本申請中，將對準標記和多個導電柱同樣設置成V字形，以實現(xiàn)最大程度的防應力問題。此外，只有多個導電柱的V字形朝向內(nèi)，以在兩層間實現(xiàn)應力相抵消。