一種改善柵極結(jié)構(gòu)表面形成金屬硅化層后漏電現(xiàn)象的方法
基本信息
| 申請?zhí)?/td> | CN202010193262.X | 申請日 | - |
| 公開（公告）號 | CN113496949A | 公開（公告）日 | 2021-10-12 |
| 申請公布號 | CN113496949A | 申請公布日 | 2021-10-12 |
| 分類號 | H01L21/8234（2006.01）I | 分類 | 基本電氣元件; |
| 發(fā)明人 | 周黎林;李虎子 | 申請（專利權(quán)）人 | 和艦芯片制造（蘇州）股份有限公司 |
| 代理機構(gòu) | 北京連和連知識產(chǎn)權(quán)代理有限公司 | 代理人 | 劉小峰 |
| 地址 | 215025江蘇省蘇州市蘇州工業(yè)園區(qū)星華街333號 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明涉及一種改善柵極結(jié)構(gòu)表面形成金屬硅化層后漏電現(xiàn)象的方法，其提供第一器件區(qū)域和第二器件區(qū)域；對第一器件區(qū)域和第二器件區(qū)域進行側(cè)墻蝕刻；側(cè)墻蝕刻后在第一器件區(qū)域的表面形成金屬硅化層且在第二器件區(qū)域的表面不形成金屬硅化層。本發(fā)明的方法取消了SAB制程，防止了SAB制程過程中由于蝕刻速率不同而造成的凹槽，凹槽不存在所以后期金屬層形成時不會有金屬殘留到凹槽中，進而克服了器件漏電的問題。 |
