亂序處理器中亂序執(zhí)行隊列多指令的分配執(zhí)行方法和裝置

基本信息

申請?zhí)?/td> CN202111369022.1 申請日 -
公開（公告）號 CN113805944B 公開（公告）日 2022-02-25
申請公布號 CN113805944B 申請公布日 2022-02-25
分類號 G06F9/38（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 李祖松;郇丹丹 申請（專利權(quán)）人 北京微核芯科技有限公司
代理機構(gòu) - 代理人 -
地址 100190北京市海淀區(qū)中關(guān)村東路66號1號樓10層1105-2
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種亂序處理器中亂序執(zhí)行隊列多指令的分配執(zhí)行方法和裝置，包括：構(gòu)建順序維護(hù)隊列為進(jìn)入亂序執(zhí)行隊列的指令和數(shù)據(jù)分配空項，亂序執(zhí)行隊列包括func域，順序維護(hù)隊列包括標(biāo)識id域和尾指針tail；將亂序執(zhí)行隊列編號，通過順序維護(hù)隊列id域記錄亂序執(zhí)行隊列id號；將指令進(jìn)入順序維護(hù)隊列tail對應(yīng)id號所指的亂序執(zhí)行隊列項；按照順序維護(hù)隊列的id號信息，從亂序執(zhí)行隊列選取準(zhǔn)備好的項；根據(jù)func域和FU的指令名稱和項數(shù)，按照分配規(guī)則將指令分配到FU。本發(fā)明既滿足oldest?first策略，又滿足多指令同時執(zhí)行時所有FU能充分利用，以提高分配執(zhí)行效率，從而提高處理器性能，降低功耗降低成本。