一種基于Cache的流水線的執(zhí)行方法及裝置

基本信息

申請(qǐng)?zhí)?/td> CN202111336298.X 申請(qǐng)日 -
公開（公告）號(hào) CN113778526B 公開（公告）日 2022-02-22
申請(qǐng)公布號(hào) CN113778526B 申請(qǐng)公布日 2022-02-22
分類號(hào) G06F9/30（2006.01）I;G06F9/38（2006.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 郇丹丹;趙繼業(yè);李祖松 申請(qǐng)（專利權(quán)）人 北京微核芯科技有限公司
代理機(jī)構(gòu) 北京北匯律師事務(wù)所 代理人 畢艷紅
地址 100190北京市海淀區(qū)中關(guān)村東路66號(hào)1號(hào)樓10層1105-2
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種基于Cache的流水線的執(zhí)行方法及裝置，涉及微電子領(lǐng)域，Cache的Data SRAM陣列內(nèi)部設(shè)置有數(shù)據(jù)選擇器，該方法包括：執(zhí)行第一流水級(jí)，接收訪存指令，進(jìn)行訪問(wèn)地址的計(jì)算；執(zhí)行第二流水級(jí)，根據(jù)訪問(wèn)地址確定hit信號(hào)，將hit信號(hào)進(jìn)行鎖存；執(zhí)行第三流水級(jí)，基于鎖存的hit信號(hào)，通過(guò)數(shù)據(jù)選擇器從Data SRAM陣列內(nèi)部選出Data Block，并將命中路的Data Block送出Data SRAM陣列；執(zhí)行第四流水級(jí)，基于Data Block對(duì)應(yīng)的Block Offset，獲取所需數(shù)據(jù)寫回。采用本發(fā)明，可以實(shí)現(xiàn)減少大位寬長(zhǎng)走線通道數(shù)量、減小面積、降低訪問(wèn)延時(shí)的技術(shù)效果。