多核處理器訪存一致性的驗證系統(tǒng)及方法

基本信息

申請?zhí)?/td> CN202210131860.3 申請日 -
公開（公告）號 CN114168200A 公開（公告）日 2022-03-11
申請公布號 CN114168200A 申請公布日 2022-03-11
分類號 G06F9/30（2006.01）I;G06F30/20（2020.01）I 分類 計算；推算；計數(shù);
發(fā)明人 李祖松;郇丹丹 申請（專利權(quán)）人 北京微核芯科技有限公司
代理機構(gòu) 北京清亦華知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 杜月
地址 100190北京市海淀區(qū)中關(guān)村東路66號1號樓10層1105-2
法律狀態(tài) -

摘要

摘要 本申請?zhí)岢鲆环N多核處理器訪存一致性的驗證系統(tǒng)及方法，其中，該系統(tǒng)包括：仿真器、模擬器、檢查器和全局共享內(nèi)存，其中，仿真器，用于將存數(shù)指令存入與處理器核對應(yīng)的第一緩沖區(qū)，并將存數(shù)指令從與處理器核對應(yīng)的第一緩沖區(qū)中寫入高速緩沖存儲器，以及將仿真器中的指令執(zhí)行結(jié)果發(fā)送給檢查器；模擬器，用于將存數(shù)指令存入與處理器核對應(yīng)的第二緩沖區(qū)，并將存數(shù)指令從與處理器核對應(yīng)的第二緩沖區(qū)中寫入全局共享內(nèi)存，以及將模擬器中的指令執(zhí)行結(jié)果發(fā)送給檢查器；檢查器，用于對仿真器中的指令執(zhí)行結(jié)果和模擬器中的指令執(zhí)行結(jié)果進行一致性驗證。本申請實現(xiàn)了多個處理器核對訪存指令的定序，及仿真器和模擬器結(jié)果的可對比，從而驗證仿真結(jié)果正確性。