基本奇偶?xì)w并網(wǎng)格單元和幸存路徑選取構(gòu)建方法及裝置
基本信息
| 申請(qǐng)?zhí)?/td> | CN201410352388.1 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN105281814B | 公開（公告）日 | 2021-03-26 |
| 申請(qǐng)公布號(hào) | CN105281814B | 申請(qǐng)公布日 | 2021-03-26 |
| 分類號(hào) | H04B7/0413(2017.01)I | 分類 | 電通信技術(shù); |
| 發(fā)明人 | 吳廣富;翁明江;林峰 | 申請(qǐng)（專利權(quán)）人 | 銳迪科（重慶）微電子科技有限公司 |
| 代理機(jī)構(gòu) | 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 王寶筠 |
| 地址 | 401336重慶市南岸區(qū)茶園玉馬路8號(hào)軟件孵化園1樓 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明實(shí)施例公開了一種基本奇偶?xì)w并網(wǎng)格單元和幸存路徑選取構(gòu)建方法，用于實(shí)現(xiàn)對(duì)不是2整數(shù)次冪的輸入路徑的奇偶?xì)w并排序。本發(fā)明實(shí)施例方法包括：增加輸入路徑并標(biāo)記所增加的輸入路徑的位置，以使所有輸入路徑的條數(shù)等于2的整數(shù)次冪；給增加的輸入路徑填充路徑度量值；根據(jù)所有輸入路徑的度量值進(jìn)行奇偶?xì)w并排序，得到排序后的輸入路徑；刪除排序后的輸入路徑中帶有標(biāo)記的位置的輸入路徑，得到剩余輸入路徑；對(duì)所述剩余輸入路徑中殘留路徑進(jìn)行鏈接，作為基本比較交換單元的輸入。?? |
