一種8T2R非易失SRAM單元電路

基本信息

申請(qǐng)?zhí)?/td> CN202111064230.0 申請(qǐng)日 -
公開（公告）號(hào) CN113921058A 公開（公告）日 2022-01-11
申請(qǐng)公布號(hào) CN113921058A 申請(qǐng)公布日 2022-01-11
分類號(hào) G11C11/417（2006.01）I;G11C13/00（2006.01）I 分類 信息存儲(chǔ);
發(fā)明人 藺智挺;孫朋;吳秀龍;朱志國(guó);彭春雨;盧文娟;趙強(qiáng);陳軍寧 申請(qǐng)（專利權(quán)）人 合肥市微電子研究院有限公司
代理機(jī)構(gòu) 北京凱特來(lái)知識(shí)產(chǎn)權(quán)代理有限公司 代理人 鄭立明;陳亮
地址 230601安徽省合肥市經(jīng)濟(jì)開發(fā)區(qū)九龍路111號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種8T2R非易失SRAM單元電路，包括兩個(gè)阻變隨機(jī)存取存儲(chǔ)器RRAM構(gòu)成的非易失數(shù)據(jù)存儲(chǔ)電路，上方的阻變隨機(jī)存取存儲(chǔ)器UR和下方的阻變隨機(jī)存取存儲(chǔ)器BR；一個(gè)N型MOSFET和一個(gè)P型MOSFET構(gòu)成的傳輸門電路，N型MOSFET記為NT，P型MOSFET記為PT；兩個(gè)P型MOSFET與兩個(gè)N型MOSFET構(gòu)成兩個(gè)反相器，并且這兩個(gè)反相器的首尾相連，兩個(gè)P型MOSFET分別記為左上拉晶體管LUT和右上拉晶體管RUT，兩個(gè)N型MOSFET分別記為左下拉晶體管LDT和右下拉晶體管RDT，左側(cè)訪問(wèn)晶體管LAT和右側(cè)訪問(wèn)晶體管RAT構(gòu)成6T?SRAM的存儲(chǔ)單元。該電路在SRAM的讀、寫和保持能力的基礎(chǔ)上，增加了非易失單元RRAM，令SRAM具備掉電數(shù)據(jù)不丟失和上電數(shù)據(jù)恢復(fù)能力。