一種14T抗輻照SRAM存儲單元電路
基本信息
申請?zhí)?/td> | CN202111010201.6 | 申請日 | - |
公開(公告)號 | CN113764009A | 公開(公告)日 | 2021-12-07 |
申請公布號 | CN113764009A | 申請公布日 | 2021-12-07 |
分類號 | G11C7/12(2006.01)I;G11C8/08(2006.01)I | 分類 | 信息存儲; |
發(fā)明人 | 趙強(qiáng);董漢文;呂盼稂;朱志國;彭春雨;盧文娟;吳秀龍;藺智挺;陳軍寧 | 申請(專利權(quán))人 | 合肥市微電子研究院有限公司 |
代理機(jī)構(gòu) | 北京凱特來知識產(chǎn)權(quán)代理有限公司 | 代理人 | 鄭立明;陳亮 |
地址 | 230601安徽省合肥市經(jīng)濟(jì)開發(fā)區(qū)九龍路111號 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明公開了一種14T抗輻照SRAM存儲單元電路,PMOS晶體管P1和P2交叉耦合,且PMOS晶體管P1、P2作為上拉管,NMOS晶體管N3、N4和PMOS晶體管P5、P6作為下拉管;NMOS晶體管N1和PMOS晶體管P3構(gòu)成一個反相器,NMOS晶體管N2和PMOS晶體管P4構(gòu)成另一個反相器,且兩個反相器交叉耦合;兩個主存儲節(jié)點(diǎn)Q與QN通過兩個NMOS晶體管N5和N6分別與位線BL和BLB相連;兩個冗余存儲節(jié)點(diǎn)S0與S1通過兩個PMOS晶體管P7與P8分別與位線BL和BLB相連。上述電路能夠在犧牲較小單元面積的情況下大幅度提高單元的速度,并降低單元功耗和提高單元抗單粒子翻轉(zhuǎn)的能力。 |
