微處理器間I/O端口通信方法

基本信息

申請?zhí)?/td> CN201910136683.6 申請日 -
公開（公告）號 CN109783431A 公開（公告）日 2019-05-21
申請公布號 CN109783431A 申請公布日 2019-05-21
分類號 G06F15/17（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 李佳; 陳琰; 趙翔; 倪隆; 張為; 曲曉青; 朱兆鷹 申請（專利權(quán)）人 東莞蕾納智能科技有限公司
代理機(jī)構(gòu) 無錫市大為專利商標(biāo)事務(wù)所（普通合伙） 代理人 曹祖良;屠志力
地址 523808 廣東省東莞市松山湖高新技術(shù)產(chǎn)業(yè)開發(fā)區(qū)新城大道9號中大365園A區(qū)1號樓213室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種微處理器間I/O端口通信方法，包括：發(fā)端MCU和收端MCU均使用定時器連續(xù)中斷；發(fā)端MCU定時器和收端MCU定時器設(shè)置相同速率的定時中斷；發(fā)端MCU的數(shù)據(jù)發(fā)送過程包括：將數(shù)據(jù)送到發(fā)送區(qū)，等待發(fā)送；檢測發(fā)送區(qū)是否有數(shù)據(jù)，如有，則由發(fā)端MCU定時器的定時中斷過程控制數(shù)據(jù)發(fā)送；每n個定時中斷的時間相應(yīng)只發(fā)送一位數(shù)據(jù)至發(fā)端MCU的I/O端口；n≥3；收端MCU的數(shù)據(jù)接收過程包括：由收端MCU定時器的定時中斷過程控制數(shù)據(jù)接收：每次定時中斷檢測收端MCU的I/O端口，當(dāng)檢測到起始位，收端MCU定時器的定時中斷過程控制接收I/O端口上的每一位數(shù)據(jù)；連續(xù)接收各數(shù)據(jù)位，并合成數(shù)據(jù)，然后送到接收區(qū)。本發(fā)明可節(jié)省MCU通信資源。