一種集成電路測(cè)試系統(tǒng)的運(yùn)放測(cè)試模塊

基本信息

申請(qǐng)?zhí)?/td> CN201922309507.6 申請(qǐng)日 -
公開(公告)號(hào) CN212031656U 公開(公告)日 2020-11-27
申請(qǐng)公布號(hào) CN212031656U 申請(qǐng)公布日 2020-11-27
分類號(hào) G01R31/28(2006.01)I;G01R1/04(2006.01)I 分類 測(cè)量;測(cè)試;
發(fā)明人 李杰 申請(qǐng)(專利權(quán))人 北京自動(dòng)測(cè)試技術(shù)研究所有限公司
代理機(jī)構(gòu) 北京汲智翼成知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 代理人 北京自動(dòng)測(cè)試技術(shù)研究所
地址 100088北京市海淀區(qū)北三環(huán)中路31號(hào)泰思特大廈A座9層
法律狀態(tài) -

摘要

摘要 本實(shí)用新型公開了一種集成電路測(cè)試系統(tǒng)的運(yùn)放測(cè)試模塊。該測(cè)試模塊包括芯片轉(zhuǎn)接卡座、輔助運(yùn)放測(cè)試回路、光耦矩陣和測(cè)試系統(tǒng)接口,光耦矩陣一方面連接芯片轉(zhuǎn)接卡座和測(cè)試系統(tǒng)接口,另一方面連接輔助運(yùn)放測(cè)試回路。該測(cè)試模塊與集成電路測(cè)試系統(tǒng)相互配合,實(shí)現(xiàn)自動(dòng)控制光耦矩陣將待測(cè)運(yùn)放芯片接入到輔助運(yùn)放測(cè)試回路中,并按照待測(cè)運(yùn)放芯片的測(cè)試規(guī)范,控制輔助運(yùn)放測(cè)試回路實(shí)現(xiàn)對(duì)待測(cè)運(yùn)放芯片的測(cè)試任務(wù)。此外,本運(yùn)放測(cè)試模塊配置靈活,操作方便。??