一種DDR發(fā)送電路

基本信息

申請?zhí)?/td> CN202110059798.7 申請日 -
公開（公告）號 CN112383298A 公開（公告）日 2021-06-11
申請公布號 CN112383298A 申請公布日 2021-06-11
分類號 H03K19/017;H03K19/0175;H03K19/0185 分類 基本電子電路;
發(fā)明人 孔亮;陳捷;劉亞東;莊志青 申請（專利權(quán)）人 燦芯半導(dǎo)體（上海）股份有限公司
代理機構(gòu) 上海灣谷知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 倪繼祖
地址 201203 上海市浦東新區(qū)自由貿(mào)易試驗區(qū)張東路1158號禮德國際2號樓6樓
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種DDR發(fā)送電路，包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、電阻、同相器、反相器以及用于提供第一電壓信號至第三電壓信號之間電壓的低壓器件，所述第一PMOS管的源極接第三電壓信號，柵極接所述低壓器件的輸出端，漏極連接所述第二PMOS管的源極；所述低壓器件的三個輸入端分別連接所述同相器的輸出端、所述第一電壓信號和所述第三電壓信號；所述同相器的輸入端接電平信號；所述第一NMOS管的源極接地，柵極接所述反相器的輸出端，漏極接所述第二NMOS管的源極；反相器的輸入端接電平信號；第二PMOS管的漏極和第二NMOS管的漏極相接并連接電阻的第一端。采用速度較快的低壓器件做主驅(qū)動電路及前驅(qū)動電路，有效提高工作速度。