一種基于可編程邏輯器件的UART接口擴(kuò)展電路

基本信息

申請?zhí)?/td> CN202011514179.4 申請日 -
公開（公告）號 CN112395230A 公開（公告）日 2021-02-23
申請公布號 CN112395230A 申請公布日 2021-02-23
分類號 G06F13/40(2006.01)I;G06F13/42(2006.01)I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 張博;郝思飛;王曙紅;付成剛;陳玉 申請（專利權(quán)）人 智林信息技術(shù)股份有限公司
代理機(jī)構(gòu) 太原市科瑞達(dá)專利代理有限公司 代理人 李富元
地址 030001山西省太原市小店區(qū)龍城大街75號鴻泰國際大廈東樓9-10層
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及UART通信接口擴(kuò)展領(lǐng)域。一種基于可編程邏輯器件的UART接口擴(kuò)展電路，可編程邏輯器件上有多個(gè)與UART接口設(shè)備相連的UART接口，該UART接口擴(kuò)展電路包括主控制器模塊和與UART接口數(shù)量相同數(shù)量的UART接口控制單元，每個(gè)UART接口控制單元與一個(gè)UART接口相對應(yīng)，每個(gè)UART接口控制單元包括該UART接口控制單元對應(yīng)的UART接口的UART控制器模塊、波特率發(fā)生器模塊、數(shù)據(jù)發(fā)送模塊、數(shù)據(jù)接收模塊、數(shù)據(jù)接收緩存模塊、數(shù)據(jù)發(fā)送緩存模塊，主控制器模塊為每個(gè)UART接口定義一組獨(dú)立的地址，每個(gè)UART控制器模塊內(nèi)部存儲(chǔ)該UART控制器模塊對應(yīng)UART接口的對應(yīng)地址。??