一種基于改進型查找表結(jié)構(gòu)的可編程邏輯塊

基本信息

申請?zhí)?/td> CN202111265159.2 申請日 -
公開（公告）號 CN113971159A 公開（公告）日 2022-01-25
申請公布號 CN113971159A 申請公布日 2022-01-25
分類號 G06F15/78（2006.01）I;H03K19/17728（2020.01）I 分類 計算；推算；計數(shù);
發(fā)明人 王彥林;高麗江;劉學(xué)剛;秋小強;賈一平;楊海鋼 申請（專利權(quán)）人 山東芯慧微電子科技有限公司
代理機構(gòu) 南京行高知識產(chǎn)權(quán)代理有限公司 代理人 李曉
地址 250102山東省濟南市歷城區(qū)高新區(qū)港興三路北段濟南藥谷雙創(chuàng)基地3號樓1719
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種基于改進型查找表結(jié)構(gòu)的可編程邏輯塊，可編程邏輯塊的每個基本邏輯單元包含兩個完全相同相互獨立的PLML（Programmable Logic Module?Logic），擁有獨立的輸入輸出以及進位鏈結(jié)構(gòu)和移位寄存鏈結(jié)構(gòu)；每個PLML包括改進型LUT模塊、邏輯運算模塊、觸發(fā)器模塊、多路選擇器模塊和移位寄存模塊；每個PLML包含三種粒度的改進型雙輸出LUT共4個，4個加法器和4個觸發(fā)器以及若干個多路選擇器等資源；每個PLML通過內(nèi)部同種或不同種資源組合，可以實現(xiàn)功能更強的LUT功能，時序邏輯功能、邏輯運算功能、多路選擇器功能和移位寄存功能，且均能實現(xiàn)寄存輸出。本發(fā)明具有多種輸入的查找表結(jié)構(gòu)，可以根據(jù)功能需求映射到對應(yīng)的LUT上，避免資源浪費，可以實現(xiàn)更多獨立的功能函數(shù)同時配置簡單。