一種反卷積硬件加速電路

基本信息

申請?zhí)?/td> CN201920554691.8 申請日 -
公開（公告）號 CN209657350U 公開（公告）日 2019-11-19
申請公布號 CN209657350U 申請公布日 2019-11-19
分類號 G06N3/063（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 王子彤; 姜凱; 秦剛 申請（專利權）人 濟南浪潮無線通信有限公司
代理機構 濟南信達專利事務所有限公司 代理人 羅文曌
地址 250100 山東省濟南市高新區(qū)浪潮路1036號
法律狀態(tài) -

摘要

摘要 本實用新型公開了一種反卷積硬件加速電路，包括輸入緩沖模塊、權重緩沖模塊、輸入擴展模塊、可配置脈動乘加模塊、輸出緩沖模塊和控制模塊；所述輸入擴展模塊包括輸入FIFO存儲器和參數(shù)FIFO存儲器；所述控制模塊分別連接輸入緩沖模塊、權重緩沖模塊、可配置脈動乘加模塊和輸出緩沖模塊的輸入端，所述控制模塊連接參數(shù)FIFO存儲器的輸入端；所述輸入緩沖模塊的輸出端連接輸入FIFO存儲器的輸入端，所述輸入擴展模塊的輸出端連接可配置脈動乘加模塊輸入端一，所述權重緩沖模塊的輸出端連接可配置脈動乘加模塊輸入端二，可配置脈動乘加模塊的輸出端連接輸出緩沖模塊的輸入端。使得反卷積等新算法在端上的部署與運行得到更可靠的保證。