一種低壓復(fù)位電路

基本信息

申請(qǐng)?zhí)?/td> CN201911059977.X 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN110739944A 公開(kāi)（公告）日 2020-01-31
申請(qǐng)公布號(hào) CN110739944A 申請(qǐng)公布日 2020-01-31
分類號(hào) H03K17/22 分類 基本電子電路;
發(fā)明人 白勝天;吉博 申請(qǐng)（專利權(quán)）人 西安中穎電子有限公司
代理機(jī)構(gòu) 上海專利商標(biāo)事務(wù)所有限公司 代理人 西安中穎電子有限公司
地址 710065 陜西省西安市高新區(qū)錦業(yè)路70號(hào)2層
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種低壓復(fù)位電路，包括：第一電阻、第二電阻、延時(shí)電阻、延時(shí)電容、帶隙基準(zhǔn)源和比較器。所述第一電阻和所述第二電阻串聯(lián)，耦接于電源電壓和地之間。所述延時(shí)電阻和所述延時(shí)電容串聯(lián)，耦接于所述電源電壓和地之間。所述比較器具有一正輸入端、第一負(fù)輸入端、第二負(fù)輸入端和輸出端，所述比較器的正輸入端與所述帶隙基準(zhǔn)源產(chǎn)生的基準(zhǔn)電壓VREF相連接；所述比較器的第一負(fù)輸入端與所述第一電阻和所述第二電阻之間抽出的采樣電壓VSAMP相連；所述比較器的第二負(fù)輸入端與所述延時(shí)電阻和延時(shí)電容之間抽出的延時(shí)電壓VDLY相連；所述比較器的輸出端作為所述低壓復(fù)位電路的輸出結(jié)果。