一種基于交織存儲的三維數(shù)據(jù)處理方法

基本信息

申請?zhí)?/td> CN201810592622.6 申請日 -
公開（公告）號 CN108920097A 公開（公告）日 2018-11-30
申請公布號 CN108920097A 申請公布日 2018-11-30
分類號 G06F3/06 分類 計算；推算；計數(shù);
發(fā)明人 張誠;路滿;謝春芳 申請（專利權(quán)）人 北京理工雷科空天信息技術(shù)有限公司
代理機(jī)構(gòu) 北京理工大學(xué)專利中心 代理人 北京理工雷科雷達(dá)技術(shù)研究院有限公司
地址 100081 北京市海淀區(qū)西三環(huán)北路甲2號院5號樓5層
法律狀態(tài) -

摘要

摘要 針對現(xiàn)有的FPGA+DDR方案中DDR讀寫效率不足的問題，本發(fā)明提供一種基于交織存儲的三維數(shù)據(jù)處理系統(tǒng)，在保證原有核心處理能力和數(shù)據(jù)存儲能力的同時，有效提高整體處理的實時性。本發(fā)明是一種基于交織存儲的三維數(shù)據(jù)處理系統(tǒng)，包括第一維數(shù)據(jù)處理模塊、第二維數(shù)據(jù)處理模塊、第三維數(shù)據(jù)處理模塊和DDR控制器，其中第一維數(shù)據(jù)處理模塊包括一級處理模塊和一級輸出緩存模塊，第二維數(shù)據(jù)處理模塊包括二級輸入緩存模塊、二級處理模塊、二級輸出緩存模塊，第三維數(shù)據(jù)處理模塊包括三級輸入緩存模塊、三級處理模塊、三級輸出緩存模塊。