一種芯片封裝框架和芯片封裝結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN202010182721.4 申請日 -
公開（公告）號 CN113410200A 公開（公告）日 2021-09-17
申請公布號 CN113410200A 申請公布日 2021-09-17
分類號 H01L23/495（2006.01）I;H01L25/18（2006.01）I 分類 基本電氣元件;
發(fā)明人 吳俊峰 申請（專利權(quán)）人 蘇州捷芯威半導(dǎo)體有限公司
代理機(jī)構(gòu) 北京品源專利代理有限公司 代理人 孟金喆
地址 215123江蘇省蘇州市工業(yè)園區(qū)金雞湖大道99號西北區(qū)2幢311-B室
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種芯片封裝框架和芯片封裝結(jié)構(gòu)。其中芯片封裝框架包括：封裝底座；基板，設(shè)置于封裝底座上，劃分有至少一個芯片區(qū)，包括層疊的第一導(dǎo)電層和絕緣層；至少一個第二導(dǎo)電層，設(shè)置于絕緣層上表面，位于芯片區(qū)且與芯片區(qū)一一對應(yīng)設(shè)置，其中，至少一個第二導(dǎo)電層包括第一子導(dǎo)電層，絕緣層上設(shè)置有第一導(dǎo)電通孔，第一子導(dǎo)電層通過第一導(dǎo)電通孔與第一導(dǎo)電層電連接；至少一個電極引腳，位于封裝底座的至少一側(cè)，包括第一電極引腳，第一電極引腳與第一導(dǎo)電層電連接。本發(fā)明解決了現(xiàn)有封裝結(jié)構(gòu)具備較大的寄生參數(shù)，影響封裝芯片的性能及穩(wěn)定性的問題，降低了封裝結(jié)構(gòu)的寄生參數(shù)。