一種基于芯片設(shè)計(jì)缺陷的神經(jīng)網(wǎng)絡(luò)處理方法及裝置

基本信息

申請?zhí)?/td> CN201811127453.5 申請日 -
公開（公告）號(hào) CN109359731B 公開（公告）日 2022-01-28
申請公布號(hào) CN109359731B 申請公布日 2022-01-28
分類號(hào) G06N3/063（2006.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 歐耿洲 申請（專利權(quán)）人 中科物棲（北京）科技有限責(zé)任公司
代理機(jī)構(gòu) 北京和信華成知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 胡劍輝
地址 100086北京市海淀區(qū)科學(xué)院南路6號(hào)中國科學(xué)院計(jì)算技術(shù)研究所科研綜合樓12層1248室
法律狀態(tài) -

摘要

摘要 本發(fā)明實(shí)施例涉及一種基于芯片設(shè)計(jì)缺陷的神經(jīng)網(wǎng)絡(luò)處理方法及裝置，所述方法包括：獲取芯片的設(shè)計(jì)缺陷的類型；根據(jù)所述類型對神經(jīng)網(wǎng)絡(luò)進(jìn)行調(diào)整，以使所述神經(jīng)網(wǎng)絡(luò)在所述芯片上正常運(yùn)行；其中，所述芯片的設(shè)計(jì)缺陷的類型至少包括以下之一：輸入/輸出數(shù)據(jù)緩存處于非正常工作狀態(tài)、運(yùn)算單元設(shè)計(jì)出錯(cuò)、加速器不能適應(yīng)神經(jīng)網(wǎng)絡(luò)的規(guī)模，通過對深度神經(jīng)網(wǎng)絡(luò)模型進(jìn)行修改或調(diào)整，使得神經(jīng)網(wǎng)絡(luò)重新適應(yīng)出現(xiàn)錯(cuò)誤的硬件結(jié)構(gòu)，完成運(yùn)算目標(biāo)。