一種高精度芯片測試時(shí)間成本分析系統(tǒng)

基本信息

申請?zhí)?/td> CN202022657165.X 申請日 -
公開（公告）號 CN213600832U 公開（公告）日 2021-07-02
申請公布號 CN213600832U 申請公布日 2021-07-02
分類號 G01R31/28（2006.01）I 分類 測量；測試;
發(fā)明人 張經(jīng)祥;魏津;杜宇 申請（專利權(quán)）人 勝達(dá)克半導(dǎo)體科技（上海）股份有限公司
代理機(jī)構(gòu) 上海唯智贏專利代理事務(wù)所（普通合伙） 代理人 劉朵朵
地址 201799上海市青浦區(qū)清河灣路1130號1幢1層
法律狀態(tài) -

摘要

摘要 本實(shí)用新型公開了一種高精度芯片測試時(shí)間成本分析系統(tǒng)，包括FPGA計(jì)時(shí)模塊；FPGA計(jì)時(shí)模塊分別與集成電路自動測試機(jī)和待測試模塊連接；FPGA計(jì)時(shí)模塊通過數(shù)據(jù)傳輸模塊與上位機(jī)實(shí)現(xiàn)數(shù)據(jù)通訊。本實(shí)用新型的高精度芯片測試時(shí)間成本分析系統(tǒng)，采用硬件計(jì)時(shí)的方式即設(shè)置FPGA計(jì)時(shí)模塊實(shí)現(xiàn)對芯片測試時(shí)間的高精度計(jì)時(shí)，測試精度可以達(dá)到10秒，遠(yuǎn)遠(yuǎn)優(yōu)于同類傳統(tǒng)ATE測試機(jī)的計(jì)時(shí)精度；硬件計(jì)時(shí)這一方式避免了上位機(jī)性能差異對計(jì)算測試所用時(shí)間的影響；整體結(jié)構(gòu)較為簡單，能夠方便地對現(xiàn)有的裝置進(jìn)行改造，極具應(yīng)用前景。