一種用于STT-MRAM中的讀寫控制電路
基本信息
| 申請?zhí)?/td> | CN202120508125.0 | 申請日 | - |
| 公開（公告）號(hào) | CN214377680U | 公開（公告）日 | 2021-10-08 |
| 申請公布號(hào) | CN214377680U | 申請公布日 | 2021-10-08 |
| 分類號(hào) | G11C11/16（2006.01）I;G11C7/10（2006.01）I | 分類 | 信息存儲(chǔ); |
| 發(fā)明人 | 程學(xué)農(nóng);李學(xué)明;姜巖峰;張光軍 | 申請（專利權(quán)）人 | 中電海康無錫科技有限公司 |
| 代理機(jī)構(gòu) | 無錫市大為專利商標(biāo)事務(wù)所（普通合伙） | 代理人 | 殷紅梅;陳麗麗 |
| 地址 | 214135江蘇省無錫市新吳區(qū)菱湖大道111號(hào)無錫軟件園天鵝座D幢1005室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本實(shí)用新型涉及集成電路技術(shù)領(lǐng)域，具體公開了一種用于STT?MRAM中的讀寫控制電路，其中，包括多行讀寫控制單元，每行讀寫控制單元均包括：寫電路，與存儲(chǔ)陣列連接，用于根據(jù)控制信號(hào)控制輸入數(shù)據(jù)是否寫入存儲(chǔ)陣列；讀出電路，與存儲(chǔ)陣列連接，用于讀出存儲(chǔ)陣列中的存儲(chǔ)數(shù)據(jù)；存儲(chǔ)陣列，用于控制存儲(chǔ)單元的選通，并將寫電路寫入的輸入數(shù)據(jù)存儲(chǔ)至選通的存儲(chǔ)單元中以形成存儲(chǔ)數(shù)據(jù)；比較器，分別與寫電路和鎖存器連接，用于將鎖存器中暫存的存儲(chǔ)數(shù)據(jù)與輸入數(shù)據(jù)進(jìn)行比較，生成控制信號(hào)；鎖存器，用于獲取讀出電路讀取的存儲(chǔ)數(shù)據(jù)，并將存儲(chǔ)數(shù)據(jù)進(jìn)行暫存。本實(shí)用新型提供的用于STT?MRAM中的讀寫控制電路降低了寫功耗并且降低了寫錯(cuò)誤率。 |
