一種用于STT-MRAM中的寫電路

基本信息

申請?zhí)?/td> CN202120508134.X 申請日 -
公開（公告）號 CN214377681U 公開（公告）日 2021-10-08
申請公布號 CN214377681U 申請公布日 2021-10-08
分類號 G11C11/16（2006.01）I 分類 信息存儲;
發(fā)明人 程學(xué)農(nóng);李學(xué)明;姜巖峰;張光軍 申請（專利權(quán)）人 中電?？禑o錫科技有限公司
代理機(jī)構(gòu) 無錫市大為專利商標(biāo)事務(wù)所（普通合伙） 代理人 殷紅梅;陳麗麗
地址 214135江蘇省無錫市新吳區(qū)菱湖大道111號無錫軟件園天鵝座D幢1005室
法律狀態(tài) -

摘要

摘要 本實(shí)用新型涉及存儲器讀寫電路技術(shù)領(lǐng)域，具體公開了一種用于STT?MRAM中的寫電路，其中，包括：寫控制邏輯電路，輸入端分別連接寫使能端和數(shù)據(jù)輸入端，用于對輸入數(shù)據(jù)的寫入控制；電流增強(qiáng)電路，輸入端分別與所述寫控制邏輯電路的輸出端以及所述寫使能端連接，輸出端用于連接存儲陣列，所述電流增強(qiáng)電路能夠增強(qiáng)所述存儲陣列的寫入電流。本實(shí)用新型提供的用于STT?MRAM中的寫電路，通過電流增強(qiáng)電路能夠可控的增強(qiáng)寫入電流，同時(shí)通過電流增強(qiáng)電流提供的額外寫入電流能夠被控制在一定范圍內(nèi)，避免過高的寫入電流擊穿存儲陣列中的磁隧道結(jié)器件，同時(shí)在不增加額外端口的情況下，降低了電路的復(fù)雜度。