一種數(shù)據(jù)尋址方法、存儲裝置、芯片和數(shù)據(jù)存儲系統(tǒng)

基本信息

申請?zhí)?/td> CN202110045736.0 申請日 -
公開（公告）號 CN112363959A 公開（公告）日 2021-06-15
申請公布號 CN112363959A 申請公布日 2021-06-15
分類號 G06F12/0831 分類 計算；推算；計數(shù);
發(fā)明人 金傲寒;梁敏學(xué);余新康 申請（專利權(quán)）人 北京欣博電子科技有限公司
代理機構(gòu) 北京中政聯(lián)科專利代理事務(wù)所（普通合伙） 代理人 鄭久興
地址 100094 北京市海淀區(qū)豐豪東路9號院中關(guān)村集成電路設(shè)計園2D樓
法律狀態(tài) -

摘要

摘要 一種數(shù)據(jù)尋址方法、存儲裝置、芯片和數(shù)據(jù)存儲系統(tǒng)，數(shù)據(jù)尋址方法包括：配置第一基地址寄存器與存儲器空間的映射關(guān)系，將所述第一基地址寄存器接收的數(shù)據(jù)轉(zhuǎn)存至與所述第一基地址寄存器存在映射關(guān)系的所述存儲器空間。本發(fā)明的上述技術(shù)方案具有如下有益的技術(shù)效果，本申請實施例中，一方面，本發(fā)明軟硬件配合設(shè)計達到無需Pcie端點設(shè)備soc內(nèi)部cpu介入，只依靠上位機進行大范圍soc內(nèi)部尋址的。另一方面，上位機可通過第二基地址寄存器配置第二基地址寄存器對第一基地址寄存器的映射地址和存儲空間大小，以達到滑窗的目的；且兩個第一基地址寄存器均可以使得上位機訪問Pcie端點設(shè)備芯片內(nèi)部的寄存器空間，以使得上位機與Pcie端點設(shè)備間進行大范圍soc內(nèi)部尋址的。