一種集成芯片封裝結(jié)構(gòu)
基本信息
申請?zhí)?/td> | CN201910985670.6 | 申請日 | - |
公開(公告)號 | CN110739287A | 公開(公告)日 | 2021-06-15 |
申請公布號 | CN110739287A | 申請公布日 | 2021-06-15 |
分類號 | H01L23/485;H01L23/488;H01L23/31 | 分類 | 基本電氣元件; |
發(fā)明人 | 孫德瑞 | 申請(專利權(quán))人 | 山東傲天環(huán)??萍加邢薰?/a> |
代理機構(gòu) | 北京中索知識產(chǎn)權(quán)代理有限公司 | 代理人 | 周國勇 |
地址 | 250000 山東省濟南市歷下區(qū)華能路38號匯源大廈1506 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明提供了一種集成芯片封裝結(jié)構(gòu),本發(fā)明的集成芯片封裝結(jié)構(gòu)采用布線金屬層的加厚部部或者測試焊盤防止布線金屬層在裸芯與塑封材料層的交界面的斷裂,可以實現(xiàn)封裝良品率的提高,且工藝簡單,最大程度的控制了成本。 |
