基于PCIE接口硬件板卡及其總線(xiàn)控制方法及系統(tǒng)
基本信息
| 申請(qǐng)?zhí)?/td> | CN201610679826.4 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN106292544B | 公開(kāi)（公告）日 | 2018-12-28 |
| 申請(qǐng)公布號(hào) | CN106292544B | 申請(qǐng)公布日 | 2018-12-28 |
| 分類(lèi)號(hào) | G05B19/414 | 分類(lèi) | 控制；調(diào)節(jié); |
| 發(fā)明人 | 何波祥;周偉華;許陽(yáng) | 申請(qǐng)（專(zhuān)利權(quán)）人 | 深圳市德堡數(shù)控技術(shù)有限公司 |
| 代理機(jī)構(gòu) | - | 代理人 | - |
| 地址 | 518000 廣東省深圳市寶安區(qū)新安街道興華西路天健時(shí)尚空間名苑1-2203 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開(kāi)了基于PCIE接口硬件板卡及其總線(xiàn)控制方法及系統(tǒng)，所述方法包括：設(shè)置具有PCIE接口硬件板卡；基于PCIE接口完成Mechatrolink?III總線(xiàn)協(xié)議數(shù)據(jù)收發(fā)，用FPGA實(shí)現(xiàn)PCIE接口通訊協(xié)議；將ASIC芯片的RAM地址映射到PCIE地址中；控制FPGA捕捉到ASIC芯片產(chǎn)生的通訊周期中斷信號(hào)后，將該信號(hào)轉(zhuǎn)換成PCIE中斷信號(hào)發(fā)給數(shù)控系統(tǒng)主板；數(shù)控系統(tǒng)接收到通訊周期中斷信號(hào)，通過(guò)PCIE映射后地址讀寫(xiě)ASIC RAM中的響應(yīng)數(shù)據(jù)和命令數(shù)據(jù)。本發(fā)明通過(guò)PCIE總線(xiàn)接口實(shí)現(xiàn)Mechatrolink?III總線(xiàn)協(xié)議，改進(jìn)了數(shù)控系統(tǒng)的控制方式；增強(qiáng)了數(shù)控系統(tǒng)的實(shí)時(shí)性及更高效的任務(wù)調(diào)度。 |
