半導體結(jié)構(gòu)
基本信息
申請?zhí)?/td> | CN202123367933.9 | 申請日 | - |
公開(公告)號 | CN216450646U | 公開(公告)日 | 2022-05-06 |
申請公布號 | CN216450646U | 申請公布日 | 2022-05-06 |
分類號 | H01L29/06(2006.01)I;H01L29/872(2006.01)I;H01L21/329(2006.01)I | 分類 | 基本電氣元件; |
發(fā)明人 | 李浩南;張永杰;周永昌;黃曉輝;董琪琪 | 申請(專利權(quán))人 | 飛锃半導體(上海)有限公司 |
代理機構(gòu) | 北京市一法律師事務所 | 代理人 | 樊文娜;劉榮娟 |
地址 | 201306上海市浦東新區(qū)自由貿(mào)易試驗區(qū)臨港新片區(qū)環(huán)湖西二路888號C樓 | ||
法律狀態(tài) | - |
摘要
摘要 | 本申請?zhí)峁┮环N半導體結(jié)構(gòu),所述半導體結(jié)構(gòu)包括:襯底,所述襯底上包括第一外延層,且部分所述第一外延層上包括第二外延層;深阱保護柱,分立的自所述第一外延層的表面向所述第一外延層中延伸并在寬度方向延伸至所述第二外延層的下方,且所述深阱保護柱和所述襯底之間的第一外延層的厚度為6μm~12μm;阱接觸層,與所述深阱保護柱的摻雜類型相同,并自所述深阱保護柱的表面向所述深阱保護柱中延伸且側(cè)壁和底部被所述深阱保護柱圍繞;金屬層,位于所述阱接觸層的表面以及所述第二外延層的側(cè)壁和表面。本申請的半導體結(jié)構(gòu)能夠降低器件的表面電場、增大正向電流,并提高器件的可靠性。 |
