半導體結構
基本信息
申請?zhí)?/td> | CN202122747597.4 | 申請日 | - |
公開(公告)號 | CN216450645U | 公開(公告)日 | 2022-05-06 |
申請公布號 | CN216450645U | 申請公布日 | 2022-05-06 |
分類號 | H01L29/06(2006.01)I;H01L29/423(2006.01)I;H01L29/78(2006.01)I;H01L21/336(2006.01)I | 分類 | 基本電氣元件; |
發(fā)明人 | 張永杰;李浩南;周永昌;黃曉輝;董琪琪 | 申請(專利權)人 | 飛锃半導體(上海)有限公司 |
代理機構 | 北京市一法律師事務所 | 代理人 | 樊文娜;劉榮娟 |
地址 | 201306上海市浦東新區(qū)自由貿易試驗區(qū)臨港新片區(qū)環(huán)湖西二路888號C樓 | ||
法律狀態(tài) | - |
摘要
摘要 | 本申請技術方案提供一種半導體結構,其中所述半導體結構包括:襯底,所述襯底包括第一外延層;摻雜柱,分立的位于所述第一外延層中;第一JFET區(qū),位于部分所述摻雜柱上;第二JFET區(qū),位于相鄰所述摻雜柱之間的部分所述第一外延層上;阱區(qū),位于所述第一JFET區(qū)和所述第二JFET區(qū)上;源區(qū),自所述阱區(qū)表面延伸至所述阱區(qū)中;摻雜區(qū),位于相鄰所述源區(qū)之間且延伸至所述摻雜柱的表面;柵極結構,位于所述源區(qū)和所述阱區(qū)中并延伸至所述第一JFET區(qū)和所述第二JFET區(qū)之間,且所述柵極結構的整個或部分底部與所述摻雜柱鄰接。本申請技術方案可以降低柵極結構底部的電場,減少柵漏電荷以及降低襯底電阻。 |
