VDMOS及其制造方法

基本信息

申請(qǐng)?zhí)?/td> CN201810683880.5 申請(qǐng)日 -
公開（公告）號(hào) CN110660658B 公開（公告）日 2022-02-18
申請(qǐng)公布號(hào) CN110660658B 申請(qǐng)公布日 2022-02-18
分類號(hào) H01L21/266（2006.01）I;H01L21/336（2006.01）I;H01L29/06（2006.01）I;H01L29/78（2006.01）I 分類 基本電氣元件;
發(fā)明人 王學(xué)良;劉建華;袁志巧;閔亞能 申請(qǐng)（專利權(quán)）人 上海先進(jìn)半導(dǎo)體制造有限公司
代理機(jī)構(gòu) 上海光華專利事務(wù)所（普通合伙） 代理人 余明偉
地址 200233 上海市徐匯區(qū)虹漕路385號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種VDMOS及其制造方法，VDMOS包括內(nèi)置的續(xù)流二極管，續(xù)流二極管包括相鄰的p型摻雜區(qū)和n型摻雜區(qū)，半導(dǎo)體襯底基片具有第一主面和第二主面，第一主面設(shè)置有第一目標(biāo)摻雜區(qū)，第二主面設(shè)置有第二目標(biāo)摻雜區(qū)，第一目標(biāo)摻雜區(qū)為用于制作p型摻雜區(qū)的區(qū)域，第二目標(biāo)摻雜區(qū)為用于制作n型摻雜區(qū)的區(qū)域，制造方法包括：向第一目標(biāo)區(qū)域中摻雜p型雜質(zhì)離子，以形成p型摻雜區(qū)；向第二目標(biāo)區(qū)域中注入氫離子，以形成n型摻雜區(qū)和復(fù)合中心，復(fù)合中心用于降低續(xù)流二極管的臨界飽和電壓以及加速反向恢復(fù)時(shí)間。本發(fā)明采用氫離子注入工藝在n型摻雜層中形成復(fù)合中心，能夠加速內(nèi)置的續(xù)流二極管的反向恢復(fù)速度，提高性能。