一種芯片的可測(cè)試性架構(gòu)
基本信息
| 申請(qǐng)?zhí)?/td> | CN202022636637.3 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN213751053U | 公開(kāi)（公告）日 | 2021-07-20 |
| 申請(qǐng)公布號(hào) | CN213751053U | 申請(qǐng)公布日 | 2021-07-20 |
| 分類(lèi)號(hào) | G06F11/22（2006.01）I;G01R31/28（2006.01）I | 分類(lèi) | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 張陳蘭;黃平;何梓明;楊洋;陳宏 | 申請(qǐng)（專(zhuān)利權(quán)）人 | 無(wú)錫華大國(guó)奇科技有限公司 |
| 代理機(jī)構(gòu) | 杭州裕陽(yáng)聯(lián)合專(zhuān)利代理有限公司 | 代理人 | 田金霞 |
| 地址 | 214100江蘇省無(wú)錫市濱湖區(qū)建筑西路777號(hào)A1幢東側(cè)17層?xùn)|南側(cè) | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本實(shí)用新型公開(kāi)了一種芯片的可測(cè)試性架構(gòu)，涉及集成電路技術(shù)領(lǐng)域。本實(shí)用新型所提供的可測(cè)試性架構(gòu)包括測(cè)試邏輯模塊和功能邏輯模塊，所述測(cè)試邏輯模塊包括獨(dú)立測(cè)試單元和混合測(cè)試單元，所述獨(dú)立測(cè)試單元和所述功能邏輯模塊相互分離；所述可測(cè)試性架構(gòu)具有功能模式和測(cè)試模式，在所述功能模式下，所述獨(dú)立測(cè)試單元的供電被斷開(kāi)；在測(cè)試模式下，所述獨(dú)立測(cè)試單元、所述混合測(cè)試單元、所述功能邏輯模塊的供電處于接通狀態(tài)。本實(shí)用新型在使用時(shí)鐘門(mén)控降低可測(cè)試設(shè)計(jì)芯片動(dòng)態(tài)功耗的基礎(chǔ)上，通過(guò)多電源域的方法，對(duì)測(cè)試邏輯模塊斷電，達(dá)到大幅度減少靜態(tài)功耗的目的，使得芯片的工作時(shí)的總體功耗更低。 |
