一種多芯片整合封裝方法
基本信息
| 申請(qǐng)?zhí)?/td> | CN201710168631.8 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN107424937B | 公開（公告）日 | 2019-09-24 |
| 申請(qǐng)公布號(hào) | CN107424937B | 申請(qǐng)公布日 | 2019-09-24 |
| 分類號(hào) | H01L21/56（2006.01）I | 分類 | 基本電氣元件; |
| 發(fā)明人 | 彭勇; 李宏圖; 謝兵; 趙從壽; 張友位; 王明輝 | 申請(qǐng)（專利權(quán)）人 | 池州華鈦半導(dǎo)體有限公司 |
| 代理機(jī)構(gòu) | 蘇州市指南針專利代理事務(wù)所（特殊普通合伙） | 代理人 | 池州華宇電子科技有限公司 |
| 地址 | 247099 安徽省池州市經(jīng)濟(jì)技術(shù)開發(fā)區(qū)電子信息產(chǎn)業(yè)園10號(hào) | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開了一種多芯片整合封裝方法，該方法包括：芯片布置、裝片固化、布線、塑封、電鍍、切筋成型、包裝共計(jì)7個(gè)工藝步驟，該方法能將不同功能芯片進(jìn)行組合并封裝于單顆芯片內(nèi)，短時(shí)間最大效果滿足不同市場(chǎng)客戶需求，縮減了設(shè)計(jì)環(huán)節(jié)，增加了單顆芯片集成化能力，且縮短生產(chǎn)周期，降低設(shè)計(jì)成本費(fèi)用。 |
