基于FPGA的數(shù)據(jù)采集和存儲系統(tǒng)

基本信息

申請?zhí)?/td> CN201320403638.0 申請日 -
公開（公告）號 CN203733120U 公開（公告）日 2014-07-23
申請公布號 CN203733120U 申請公布日 2014-07-23
分類號 G06F17/40(2006.01)I 分類 計算；推算；計數(shù);
發(fā)明人 余成;鄔超亮 申請（專利權(quán)）人 東莞市路晨電子科技有限公司
代理機構(gòu) 廣州三環(huán)專利代理有限公司 代理人 張艷美;郝傳鑫
地址 523000 廣東省東莞市南城區(qū)新基一環(huán)路三巷16-17號一樓B
法律狀態(tài) -

摘要

摘要 本實用新型公開了一種基于FPGA的數(shù)據(jù)采集和存儲系統(tǒng)，包括采集模塊以及與所述采集模塊連接的存儲模塊，所述采集模塊包括兩路數(shù)據(jù)輸出端口、用于將所述數(shù)字信號分兩路交替輸出，所述存儲模塊包括選通單元和先進(jìn)先出單元，所述選通單元與所述采集模塊及所述先進(jìn)先出單元連接、用于依次選通兩路所述數(shù)據(jù)輸出端口以實現(xiàn)將穩(wěn)定的所述數(shù)字信號存入所述先進(jìn)先出單元。與現(xiàn)有技術(shù)相比，由于選通單元可以依次選通輸出數(shù)字信號穩(wěn)定的數(shù)據(jù)輸出端口并將該數(shù)據(jù)輸出端口輸出的數(shù)字信號的存入先進(jìn)先出單元，從而實現(xiàn)了在每一個時鐘沿存入的數(shù)字信號均是穩(wěn)定的，避免了競爭冒險現(xiàn)象，提高了采樣質(zhì)量。