一種抗電磁干擾超結(jié)MOS器件及其制造方法

基本信息

申請?zhí)?/td> CN202111365409.X 申請日 -
公開（公告）號 CN113808951B 公開（公告）日 2022-02-11
申請公布號 CN113808951B 申請公布日 2022-02-11
分類號 H01L21/336（2006.01）I;H01L29/78（2006.01）I;H01L29/06（2006.01）I;H01L29/40（2006.01）I;H01L23/552（2006.01）I 分類 基本電氣元件;
發(fā)明人 許超;何軍;胡興正;薛璐;劉海波 申請（專利權(quán)）人 南京華瑞微集成電路有限公司
代理機構(gòu) 南京瑞華騰知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 錢麗
地址 211800江蘇省南京市浦口區(qū)浦濱大道88號科創(chuàng)廣場3號樓5樓
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種抗電磁干擾超結(jié)MOS器件及其制造方法。該方法包括在有源區(qū)內(nèi)的外延層的上側(cè)長柵氧化層，并在柵氧化層和場氧層的上側(cè)沉積多晶硅，對所述多晶硅摻入第二導(dǎo)電類型的雜質(zhì)，然后對摻雜后的多晶硅進行刻蝕操作，以形成設(shè)置在柵氧化層上側(cè)的多晶柵以及設(shè)置在場氧層上側(cè)的多晶電阻、第一多晶場板和與所述第一多晶場板間隔設(shè)置的第二多晶場板，所述多晶電阻的一端與所述第一多晶場板連接，在第一多晶場板與第二多晶場板之間沉淀高K介質(zhì)層，以使第一多晶場板、高K介質(zhì)層和第二多晶場板配合形成電容結(jié)構(gòu)。本發(fā)明多晶電阻的阻值和電容結(jié)構(gòu)的容值可調(diào)范圍大，有利于增強終端結(jié)構(gòu)耐壓穩(wěn)定性，不影響Rsp和其他基礎(chǔ)電性參數(shù)。