一種超結(jié)和SGT新型復(fù)合MOSFET及其制造方法

基本信息

申請?zhí)?/td> CN202111496386.6 申請日 -
公開（公告）號 CN113921401A 公開（公告）日 2022-01-11
申請公布號 CN113921401A 申請公布日 2022-01-11
分類號 H01L21/336（2006.01）I;H01L29/78（2006.01）I;H01L29/06（2006.01）I 分類 基本電氣元件;
發(fā)明人 薛璐;陶瑞龍;李加洋;胡興正;劉海波 申請（專利權(quán)）人 南京華瑞微集成電路有限公司
代理機構(gòu) 南京瑞華騰知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 錢麗
地址 211800江蘇省南京市浦口區(qū)浦濱大道88號科創(chuàng)廣場3號樓5樓
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種超結(jié)和SGT新型復(fù)合MOSFET及其制造方法。該方法包括在所述襯底的上側(cè)制作外延層，所述外延層包括依次設(shè)置在襯底上側(cè)的第一外延層和第二外延層，所述第一外延層的摻雜濃度大于第二外延層的摻雜濃度；在所述外延層上刻蝕形成若干第一溝槽，所述第一溝槽的下端設(shè)置在第一外延層內(nèi)；在所述第二外延層的上側(cè)及第一溝槽內(nèi)生長第一氧化層；在所述第一溝槽下側(cè)的第一外延層上刻蝕形成第二溝槽；在所述第一溝槽和第二溝槽內(nèi)制作第二導(dǎo)電類型的硅柱。本發(fā)明可以通過調(diào)節(jié)硅柱的摻雜濃度實現(xiàn)電荷平衡，降低外延層的電阻率，使導(dǎo)通電阻減小，并減小晶圓的應(yīng)力，增大了器件Coss，使器件抗EMI的能力增強。