多芯片分布式并行計(jì)算加速系統(tǒng)

基本信息

申請(qǐng)?zhí)?/td> CN201810103246.X 申請(qǐng)日 -
公開（公告）號(hào) CN108415771A 公開（公告）日 2018-08-17
申請(qǐng)公布號(hào) CN108415771A 申請(qǐng)公布日 2018-08-17
分類號(hào) G06F9/50 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 陸洪毅;張志文;劉玖陽(yáng);盧仕 申請(qǐng)（專利權(quán)）人 深圳市安信智控科技有限公司
代理機(jī)構(gòu) 武漢開元知識(shí)產(chǎn)權(quán)代理有限公司 代理人 深圳市安信智控科技有限公司
地址 518035 廣東省深圳市龍華區(qū)龍華街道和平青年城邦園3棟510
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及并行運(yùn)算加速領(lǐng)域，公開了一種多芯片分布式并行計(jì)算加速系統(tǒng)，包括含有n個(gè)加速芯片單元的加速芯片級(jí)聯(lián)陣列、控制端、命令/任務(wù)分發(fā)通路和計(jì)算結(jié)果上傳通路，加速芯片單元包括計(jì)算核心、子任務(wù)緩存器和計(jì)算結(jié)果緩存器，控制端通過命令/任務(wù)分發(fā)通路向加速芯片單元發(fā)送任務(wù)數(shù)據(jù)包，子任務(wù)緩存器接收子任務(wù)并緩存后，計(jì)算核心按照計(jì)算命令依次執(zhí)行子任務(wù)，并將計(jì)算結(jié)果暫存在計(jì)算結(jié)果緩存器，接收上傳指令的加速芯片單元通過計(jì)算結(jié)果上傳通路與控制端形成回路，將暫存的計(jì)算結(jié)果上傳至控制端。本發(fā)明充分利用每個(gè)加速芯片單元的計(jì)算能力，降低命令/任務(wù)分發(fā)和計(jì)算結(jié)果上傳時(shí)間，提升整個(gè)加速系統(tǒng)的加速計(jì)算效果。