一種簡易負電壓基準電路

基本信息

申請?zhí)?/td> CN202011277661.0 申請日 -
公開（公告）號 CN112306143B 公開（公告）日 2022-05-13
申請公布號 CN112306143B 申請公布日 2022-05-13
分類號 G05F3/26（2006.01）I 分類 控制；調(diào)節(jié);
發(fā)明人 梁劍秋;曹發(fā)兵;楊亮亮;趙星;孔金磊;彭力;胡瑞芳;周江 申請（專利權(quán)）人 江蘇萬邦微電子有限公司
代理機構(gòu) 南京源古知識產(chǎn)權(quán)代理事務所（普通合伙） 代理人 -
地址 210000江蘇省南京市玄武區(qū)蘇寧大道64號4幢
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種簡易負電壓基準電路：包括負參考電壓電路與輸出運放電路，負參考電壓電路包括PMOS3的S極接地，PMOS3的G極與D極短接，PMOS3的D極與DEPN1的D極相連；DEPN1的G極與S極均與負電壓VSS相連，其中PMOS3的D極輸出負參考電壓VB。輸出運放電路具體為：負參考電壓VB連接NMOS6的G極，NMOS6的D極與PMOS4的D極相連；PMOS4的G極與D極短接，PMOS4的S極接地；PMOS4的G極與PMOS5的G極相連；POMS5的S極接地；POMS5的D極與NMOS7的D極相連；NMOS7的D極與G極短接；NMOS7的S極與NMOS6的S極相連后與DEPN2的D極相連；DEPN2的G極與S極均與負電壓VSS相連；NMOS7的D極輸出負電壓基準VREF。本電路結(jié)構(gòu)簡單，占用芯片面積小，成本低，工藝適應性強，適用于采用負電壓供電的化合物半導體電路系統(tǒng)。